PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-082768

(43) Date of publication of application: 12.05.1984

(51)Int.CI.

H01L 29/78

(21)Application number : 57-193209

(71)Applicant : NEC CORP

(22) Date of filing:

02.11.1982


(72)Inventor: MIKOSHIBA KEIMEI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To form actual junction depth shallow from the point of view of a channel region even when deep diffusion layers are formed by a method wherein polycrystalline silicon or single crystal silicon is grown on source and drain regions.

CONSTITUTION: The gate electrode 4 of a silicon gate MOS transistor is formed, and after an oxide film is grown on the surface of the element, the side walls 5 of the oxide film are formed according to anisotropic etching. When selectively epitaxial growth is performed, silicon regions 7, 8 are grown only on a source region and a drain region exposing silicon and on the polycrystalline silicon



gate 4. After the side walls 5 are etched, impurities are introduced extremely slightly according to ion implantation to form a shallow diffusion layer 10. After an oxide film 11 is grown thick, when the oxide film 11 is etched just by the amount of thickness, the oxide film at the parts 12, 13 are left enabling to bury the valleys. Then, impurities are introduced to the regions 7, 8 according to ion implantation, and when high temperature annealing for activation is performed, impurities are diffused to form junctions 14 in the substrate 1.

LEGAL STATUS

(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭59—82768

DInt. Cl.3 H-01 L 29/78

識別記号

庁内整理番号 7377-5F

❸公開 昭和59年(1984)5月12日

発明の数 1 審査請求 未請求

(全 3頁)

知半導体装置の製造方法

者

2)特

昭57-193209

22出

頭 昭57(1982)11月2日

@発 明

御子柴啓明

東京都港区芝五丁目33番1号日 本電気株式会社内

OBB

願 人 日本電気株式会社

東京都港区芝5丁目33番1号

MHC) 理 人 弁理士 内原晋

AFR.

1. 発明の名称 半導体装置の製造方法

2. 特許請求の範囲

(1) 少くとも1個のMOSトランジスターが形 成されるシリコン単結晶基板の一主面上の、ソー ス・ドレインあるいは拡散層が形成されるべき領 **域上にのみ、シリコン選択成長によって単結晶あ** るいは多結晶シリコン層が、選択的に成長され、 前配シリコン暦を通して不純物が拡散され、前配 遊板内部に拡散層の接合が形成されるととを特徴 とする半導体装置の製造方法。

(2) 特許請求範囲第(1)項において、前記シリコ ン魔とゲート領債の間の前記シリコン基根表面に、 イオン狂入法により没い拡散層が形成されている ことを特徴とする半導体装備の製造方法。

(3) 併許請求範囲祭(1)項もしくは額(2)項にかい て、前配シリコン暦とフィールド領域の間及び、

前記シリコン層と前記ゲート電極の間に形成され る谷あるいは食部に、酸化物が埋め込まれている ことを特徴とする半導体装置の製造方法。

- (4) 特許請求範囲第(1)項,第(2)項もしくは第(3) 項において、前配多結晶シリコン上にも選択酸化 によってシリコン層が成長されるととを特徴とす る半導体装置の製造方法。
- (5) 特許請求範囲第(1)項,第(2)項もしくは第(3) 項において、前配ゲート電極がシリサイドである ことを特徴とする、半導体装置の製造方法。

3. 発明の詳細な説明

本発明は、半導体装置の製造方法にかかり、と くに短チャンネルMOSトランジスターの製造方 法に関するものである。

シリコンMOS集積回路をいっそう高速・高管 度化するためには、MOSトランジスターの敬細 化が必要である。MUSトランジスターの参細化 は、原則的にはスケーリング則に従って行なわれ る。MO3トランジスターの性能および寸法を決

足する最も重要なパラメーターはゲート長である。 スケーリング則に従えば、ゲート長を好にするためには、悲板震度を 2 倍に、ゲート酸化誤厚かよび拡散局深さを分にしなければならない。

例えば、ゲート長が1μmのMUSトランジスターを実現するためには、基板機関が10^{18 cm-3} 程 成、ゲート的化機関が200Å程度、拡散機深さが 0.2μm程度必要である。このうち、製造技術的に 新も困難なのは後い拡散層を実現することである。

拡散解は通常イオン注入法と伊アニールによる 活性化によって形成される。イオン注入された不 紀物原子を写気的に活性化し、かつ結晶性を回復 させるためには、通常 900℃ 程度以上の伊アニー ルを数十分以上行をり必要がある。との高温アニール中に不純物は保く拡散される。MOSトラン ジスターのソース・トレイン拡散層は、抵抗値を 低くするために、高温アニール後の拡散層探さ れる。その結果、高温アニール後の拡散層探さは、 ホタ素の様に拡散係数の大きな原子の場合には、 0.44m检度になる。この値は、ゲート長14mの

— 3 —

である。

第2図は、第1図に示した断面構造の累子に、 酸化酸の側線5をつけた素子構造の所面を示した ものである。側壁は、気相成長等により酸化膜を 第1図に示した紫子の表面に成長した後、リアク ティブイオンエッチ等の異方性エッチングによっ て、前記訳化膜をエッチングすることによって形 成される。

PチャンネルMOSトランジスターを奥現するためには、大き過ぎる値である。従って、PチャンネルMOSトランジスターの短チャンネル化は、イオン法入と伊アニール法では困難が伴う。

本発明は、イオン注入と炉アニール法で比較的 ない拡散層が形成されても、実効的なソース・ド レイン拡散層深さが没くなる様なMUSトランジ スターの標定かよび製造方法に関するものである。 本発明は、シリコン上だけに選択的に多結晶シリコン取長かるいは単結晶シリコンエピタキシャル 成長する技術を用いる。すなわちソースドレイン 領域上に多結晶シリコンとは単結晶シリコンを取 使させ、るととにより、深い拡散層が形成されて も、チャンネル領域から見た実験の振合深さは投 くなる様にするととが出来る。

第1図は、従来の選択酸化法を用いた、シリコンゲートMUSトランジスターのゲート電極形成工程が完了した時点での君子所面図である。1は単結晶シリコン基板、2はフィールド酸化膜、3はゲート製化酸モして4は多結晶シリコンゲート

- 4 -

で行えるため、不純物の再分布が少なく都合が良 い。

解4図に、本発明の実施例を用いたMOSトラ ンジスターの製造方法を工程順に示す。第3回に 示した累子構造から出発する。まず、**倒**壁5をエ ッチングする。次に、イオン注入により値めて軽 く不純物を導入して茂い拡散版10を形成する。 との拡散層10は、トランジスターがオフセット ゲート構造になるのを防止する。従って、層抵抗 は高くても良いから、接合探さが茂くなる様にす ることが重要である。次に、酸化膜11を厚く成 長し、フィールド酸化硬と領域1の間の谷や、領 娘7と領域8の間の谷が埋まる様にする(a)。次に、 酸化膜11を丁度厚さの分だけエッチングすると、 12及び13の部分が残されて、谷を埋めること が出来る(b)。次に、イオン注入により不純物を質 城7及び8へ導入する(c)。 活性化のための高温ア ニールを行りと、不純物は拡散して基板1内に接 合14を形成するo.アニール温度と時間をコント ロールすることにより、 0.1μm租底の改い接合を

特開昭59-82768 (3)

形成するにとも可能である。以後、気相成長解化 膜15で被い、コンタクト線を開孔し、アルミ配 観を行えば、MOS築模回路を実現できる。

本発明の特徴は、極めて没い符合を低抵抗で実現できるだけでなく、アルミと拡散側のコンタクトを取ることを容易にする点にもある。仰娘1の厚みが数千Åあれば、投い括合をアロイスパイクから守ることができる。

本発明の実施例解3図では、ゲート多結晶シリコン4の上にも選択成長で多結晶シリコン8が成長する。このため、ゲート電優が厚くなってしまり。この欠点を取り除くためには、ゲート電優4の表面をあらかじめ酸化硬等で被っておけば良い。そうすれば、領域6(第2図)上にのみシリコンが成長し、ゲートな極上には成長しない。

選択シリコン成長は、シリコンエピタキシャルのガス内にHQ 等を混入することによって可能になる。HQ ガスはシリコンをエッチングする作用を持つ。シリコン上と催化膜上では、シリコンの成長速度が異なるため、エッチング速度と成長速

底比を消度に選択すれば、シリコン上にのみシリコン成長を行うことが可能である。

以上に説明した様に、シリコン選択成長技術を利用した、本祭明の製造方法を用いることにより、0.1 μm程度のきわめて茂い接合を実現できる。その結果、チャンネル技が1 μm 以下のMOSトラ・ンジスターを通常のイオン注入法と炉フニール法を用いて容易に実現できる。


4. 図面の簡単な説明

第1図及び第2図は従来技術を説明するための 業子断面図、第3図及び第4図(a) (c) は、本発明 の実施例を説明するための素子断面図である。

尚、図において、1 ……シリコン基板、2 ……フィールド酸化酸、3 ……ゲート酸化酸、4 ……ゲート電極、5 ……伽藍、6 ……ソースドレイン領域、7 ……選択成長したシリコン層、8 ……選択成長したシリコン層、10 ……投い拡散層、11 ……酸化膜、12,13 ……谷を埋めた酸化膜、14 ……拡散層。

代型人 弁理士 內 原 皆 外原





第 4 囚